华为发表“韬定律”，四大受益赛道曝光！

在昨天的A股市场中，半导体板块延续近日高光表现，背后的催化因素除了锐叔在昨天早评中提到的国产存储龙头IPO预期外，当天消息面上华为正式发表“韬（τ）定律”也构成了助攻。据上证报报道，华为公司在IEEE国际电路与系统研讨会上发表韬(τ)定律，提出以"时间(τ)缩微"替代"几何缩微"，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度。华为已设计并量产了381款遵循韬(τ)定律的芯片，即将于2026年秋季面世的麒麟芯片更进一步采用逻辑折叠技术，性能有望大幅提升。对此，人民日报社网络评论平台“人民锐评”公众号5月25日下午发文称，今天，中国在全球半导体领域首次提出指导产业发展的新原则。中国定义将改写世界。

韬（τ）是衡量系统响应速度、信号衰减速率及动态演化过程的关键参数，τ值越小，系统响应越快，信号衰减越迅速，系统惯性越弱。华为提出的“韬（τ）定律”核心在于：以“时间缩微”替代传统的“几何缩微”，将系统性降低时间常数（τ）作为核心目标。通过逻辑折叠等一系列创新技术架构，华为持续压缩信号传播时延，驱动半导体性能与系统集成度的持续迭代。

当前半导体工艺制程已演进至2nm乃至1.4nm节点，传统“摩尔定律”所依赖的几何微缩正逼近物理极限，单纯依靠缩小晶体管尺寸的路径边际收益显著递减。而“韬（τ）定律”所提出的“时间缩微”可直接降低信号在晶体管之间、芯粒之间乃至芯片之间的传播时延，该路径有望在制程微缩趋缓的前提下，持续提升指令执行效率与数据吞吐能力，为半导体产业提供一条可持续的性能增长新曲线。就交易层面而言，有望催化以下赛道：

一是芯片制造。“韬（τ）定律”重塑半导体迭代技术范式，有望带动上下游产业链技术更新。其核心的逻辑折叠与3D折叠技术建立在多层芯片垂直堆叠与混合键合的基础上，进而要求更严苛的镀铜技术、表面平滑度、洁净度以及键合对准精度。这将系统性拉升相关环节的镀铜设备、CMP设备、混合键合设备、洁净室以及相关耗材的需求。

二是光通信。芯片大量性能损耗来源于互连方式，提升晶体管之间、芯粒之间的信号传播效率成为“韬（τ）定律”的首要目标，而这一变革将进一步延伸至芯片间及机柜级布局，光通信凭借其低延迟、高带宽的固有优势，与“韬（τ）定律”高度契合。
三是液冷。随着逻辑折叠、3D堆叠等架构创新的深入，芯片功率密度提升，热点集中问题日益突出，散热效率成为制约系统性能释放的关键瓶颈。在此背景下液冷技术凭借正从可选增强方案转变为系统级设计的刚性需求。

四是国产EDA。“韬（τ）定律”‌提出新设计范式，要求EDA工具支持跨层（尤其是3D堆叠层间）的时序、功耗、信号完整性协同分析，而传统国产EDA（如华大九天等）仍以平面2D设计、独立优化面积/功耗/时序为主，缺乏对“逻辑折叠”所需的跨晶圆混合键合、TSV建模、多物理场联合仿真能力。

风险提示：简评展示的观点、产品及服务仅作为辅助投资者作出投资决策的参考，并不构成对所涉及证券、基金买卖做出保证。投资者不应将本简评作为投资决策的唯一参考因素，应由投资者自主做出投资决策并独立承担投资风险。国金证券不对因使用本简评所引致的任何损失承担任何责任。市场有风险，投资需谨慎。

今天我们也相应的给大家准备了一份“华为‘韬（τ）定律’受益赛道相关标的梳理”，以供参考。对此感兴趣的朋友，可通过扫描下方国金证券小助理企微二维码来免费索取。